Tugas 8 : Register Buffer Terkendali & Register Geser Terkendali

I. REGISTER BUFFER TERKENDALI

Register Buffer Terkendali adalah register buffer yang ditambah dengan beberapa gerbang logika dasar AND, OR, dan NOT. Gambar rangkaian menunjukkan sebuah Register buffer terkendali dengan CLR aktif tinggi. Apabila CLR = 1, maka akan terjadi reset pada flip-flop dan data yang tersimpan (Q) menjadi 0000. dan ketika CLR = 0, register siap beroperasi kembali.

Sinyal kendali LOAD adalah input kendali yang menentukan operasi rangkaian.Ketika LOAD = 0, semua input data tidak diizinkan masuk, artinya flip-flop mengisolasi input data atau menahan semua data yang ada di dalamnya. Dengan kata lain, register tidak berubah selama LOAD = 0. Ketika LOAD = 1, semua input data akan diterima oleh register. Ketika LOAD kembali = 0, maka input data yang diterima register tadi akan tersimpan dengan aman tanpa gangguan perubahan input.

II. REGISTER GESER TERKENDALI

Register Geser Terkendali adalah register geser yang ditambah dengan beberapa gerbang logika dasar AND, OR, dan NOT. Register geser terkendali memiliki input-input kendali yang mengatur operasi rangkaian pada pulsa-pulsa pendetak berikutnya. Gambar rangkaian memperlihatkan bagaimana operasi penggeseran ke kiri dapat dikendalikan.

SHL adalah sinyal kendali. Jika SHL = 0, setiap output flip-flop masuk kembali ke input datanya sehingga data tetap tersimpan pada setiap flip-flop pada waktu pulsa-pulsa pendetak tiba. Dengan begitu, semua data dapat disimpan selama waktu yang diinginkan. Jika SHL = 1, maka input data (D in) akan masuk ke flip-flop yang paling kanan dan output pada flip-flop paling kanan (Q0) akan masuk menjadi input ke flip-flop kedua di sebelah kirinya. Kemudian outputnya (Q1) akan masuk juga menjadi input ke flip-flop selanjutnya yang di sebelah kiri. Begitu berulang-ulang seterusnya. Dengan kata lain data yang tersimpan pada register akan berubah karna setiap data bergeser satu posisi ke kiri. Contoh : 0001 kemudian diinputkan 0 maka akan menjadi 0010.

Tugas 7 : Up/Down Counter

Counter merupakan aplikasi dari Flip-flop yang mempunyai fungsi menghitung.
Proses penghitungan yang dilakukan Counter  secara sekuensial, baik menghitung naik
(Up Counting)  maupun turun (Down Counting).

Sebuah Counter disebut sebagai Up  Counter jika dapat menghitung secara
berurutan mulai dari bilangan terkecil sampai bilangan terbesar. Contoh : 0-1-2-3-4-5-6-
7-0-1-2-….
Sedangkan Down Counter adalah Counter yang dapat menghitung secara
berurutan dari bilangan terbesar ke bilangan terkecil. Tabel PS/NS untuk Up dan Down
Counter 3 bit seperti ditunjukan pada Tabel :

Untuk membuat sebuah rangkaian Up Counter, lakukan langkah-langkah sintesa
rangkaian yang telah dijelaskan sebelumnya. Dari hasil persamaan logika berdasarkan
Tabel PS/NS di atas didapatkan rangkaian seperti di bawah ini :

Berdasarkan Tabel, dapat dilihat bahwa Down Counting merupakan kebalikan
dari Up Counting, sehingga rangkaiannya masih tetap menggunakan rangkaian Up
Counter, hanya outputnya diambilkan dari  Q  masing-masing Flip-flop. Bentuk
rangkaian Down Counter adalah seperti gambar di bawah ini :

RANGKAIAN UP/DOWN COUNTER
Rangkaian Up/Down Counter merupakan gabungan dari Up Counter dan Down
Counter. Rangkaian ini dapat menghitung bergantian antara Up dan Down karena adanya
input eksternal sebagai control yang menentukan saat menghitung Up atau Down. Pada
gambar 4.4 ditunjukkan rangkaian Up/Down Counter Sinkron 3 bit. Jika input CNTRL
bernilai ‘1’ maka Counter akan menghitung naik (UP), sedangkan jika input CNTRL
bernilai ‘0’, Counter akan menghitung turun (DOWN).
sumber : file pdf

Tugas 6 : Penjumlahan Biner 4 bit

 

- Penambahan

   SUB = 0 digunakan ketika melakukan penjumlahan.

   Cth :

     3   ==>  0011

     2   ==>  0010

   ___+       _____+

                 0101  ==>  5

   Pada contoh di atas, jika dimasukkan ke dalam rangkaian :

   "Ketika SUB = 0 dimasukkan ke gerbang XOR bersama input dari B maka hasilnya akan sama dengan B itu sendiri. Dan semua bit yang diinputkan ke dalam FA ditambahkan seluruhnya sehingga menghasilkan Sum dan Carry Out."

- Pengurangan

   SUB = 1 digunakan ketika melakukan pengurangan.

   Cth :

     9   ==>  1001

     5   ==>  0101

   ___-       _____-

Maka  bilangan biner 5 dikomplemen 2-kan dulu dan tanda (-) berubah menjadi tanda (+).

     9   ==>  1001   ==>  1001

     5   ==>  0101   ==>  1011

   ___-       _____-        _____+

  Tdk dianggap <== (1) 0100  ==>  4

Komplemen 2 pada pengurangan adalah : komplemen 1 + 1

Komplemen 1 adalah : inverter dari bilangan biner tsb.

   Pada contoh di atas, jika dimasukkan ke dalam rangkaian :

   "Ketika SUB = 1 dimasukkan ke gerbang XOR bersama input dari B maka hasilnya merupakan inverter B. Dan semua bit yang diinputkan ke dalam FA ditambahkan seluruhnya sehingga menghasilkan Sum dan Carry Out."

Tugas 5 : Full Adder

Prinsip Kerja :
Sebuah Full Adder adalah sebuah rangkaian digital yang melaksanakan operasi penjumlahan aritmetika dari 3 bit input. Full adder terdiri dari 3 buah input dan 2 buah output. Variabel input dari Full adder dinyatakan oleh variabel A, B, dan C. Sum = A XOR B XOR C dan Carry = AB OR AC OR BC. Yang mana Sum adalah hasilnya sedangkan Carry adalah limpahan dari hasilnya.

Gambar Rangkaian :

Tabel Kebenaran :

Input			Output
A	B	C	Carry	Sum
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

Tugas 4b

1. Give the relationship that represents the dual of the Boolean property A + 1 = 1?

(Note: * = AND, + = OR and ' = NOT)

1. A * 1 = 1

2. A * 0 = 0

3. A + 0 = 0

4. A * A = A

5. A * 1 = 1

2. Give the best definition of a literal?

1. A Boolean variable

2. The complement of a Boolean variable

3. 1 or 2

4. A Boolean variable interpreted literally

5. The actual understanding of a Boolean variable

3. Simplify the Boolean expression (A+B+C)(D+E)' + (A+B+C)(D+E) and choose the best answer.

1. A + B + C

2. D + E

3. A'B'C'

4. D'E'

5. None of the above

4. Which of the following relationships represents the dual of the Boolean property x + x'y = x + y?

1. x'(x + y') = x'y'

2. x(x'y) = xy

3. x*x' + y = xy

4. x'(xy') = x'y'

5. x(x' + y) = xy

5. Given the function F(X,Y,Z) = XZ + Z(X'+ XY), the equivalent most simplified Boolean representation for F is:

1. Z + YZ

2. Z + XYZ

3. XZ

4. X + YZ

5. None of the above

6. Which of the following Boolean functions is algebraically complete?

1. F = xy

2. F = x + y

3. F = x'

4. F = xy + yz

5. F = x + y'

7. Simplification of the Boolean expression (A + B)'(C + D + E)' + (A + B)' yields which of the following results?

1. A + B

2. A'B'

3. C + D + E

4. C'D'E'

5. A'B'C'D'E'

8. Given that F = A'B'+ C'+ D'+ E', which of the following represent the only correct expression for F'?

1. F'= A+B+C+D+E

2. F'= ABCDE

3. F'= AB(C+D+E)

4. F'= AB+C'+D'+E'

5. F'= (A+B)CDE

9. An equivalent representation for the Boolean expression A' + 1 is

1. A

2. A'

3. 1

4. 0

10. Simplification of the Boolean expression AB + ABC + ABCD + ABCDE + ABCDEF yields which of the following results?

1. ABCDEF

2. AB

3. AB + CD + EF

4. A + B + C + D + E + F

5. A + B(C+D(E+F))

Tugas 4a : Tabel Kebenaran

TABEL BANTU
A	B	C	A'	B'	C'	B+C	B.C
1	1	1	0	0	0	1	1
1	1	0	0	0	1	1	0
1	0	1	0	1	0	1	0
1	0	0	0	1	1	0	0
0	1	1	1	0	0	1	1
0	1	0	1	0	1	1	0
0	0	1	1	1	0	1	0
0	0	0	1	1	1	0	0
A.B'	A+B'	A.C	A+C	A'.B	A'+B	(A+B)'	(A.B)'
0	1	1	1	0	1	0	0
0	1	0	1	0	1	0	0
1	1	1	1	0	0	0	1
1	1	0	1	0	0	0	1
0	0	0	1	1	1	0	1
0	0	0	0	1	1	0	1
0	1	0	1	0	1	1	1
0	1	0	0	0	1	1	1

Hukum Komulatif
A+B	B+A	A.B	B.A
1	1	1	1
1	1	1	1
1	1	0	0
1	1	0	0
1	1	0	0
1	1	0	0
0	0	0	0
0	0	0	0

Hukum Asosiatif
(A+B)+C	A+(B+C)	(A.B).C	A.(B.C)
1	1	1	1
1	1	0	0
1	1	0	0
1	1	0	0
1	1	0	0
1	1	0	0
1	1	0	0
0	0	0	0

Hukum Identity
A+A	A	A.A	A.B+A.B'	(A+B).(A+B')
1	1	1	1	1
1	1	1	1	1
1	1	1	1	1
1	1	1	1	1
0	0	0	0	0
0	0	0	0	0
0	0	0	0	0
0	0	0	0	0

Hukum Distributif
A.(B+C)	A.B+A.C	A+(B.C)	(A+B)(A+C)
1	1	1	1
1	1	1	1
1	1	1	1
0	0	1	1
0	0	1	1
0	0	0	0
0	0	0	0
0	0	0	0

Hukum Redudansi
A+A.B	A.(A+B)	A	0+A	0.A	1+A	1.A
1	1	1	1	0	1	1
1	1	1	1	0	1	1
1	1	1	1	0	1	1
1	1	1	1	0	1	1
0	0	0	0	0	1	0
0	0	0	0	0	1	0
0	0	0	0	0	1	0
0	0	0	0	0	1	0
A'+A	A'.A	A+A'B	A+B	A(A'+B)	A.B
1	0	1	1	1	1
1	0	1	1	1	1
1	0	1	1	0	0
1	0	1	1	0	0
1	0	1	1	0	0
1	0	1	1	0	0
1	0	0	0	0	0
1	0	0	0	0	0

Theoroma De Morgan’s
(A+B)'	A'.B'	(A.B)'	A'+B'
0	0	0	0
0	0	0	0
0	0	1	1
0	0	1	1
0	0	1	1
0	0	1	1
1	1	1	1
1	1	1	1